Kiwango cha Viwanda cha Fpga Xilinx-K7 Kintex7 Xc7k325 410t

DDR3 SDRAMQ: 16GB DDR3, 4GB kwa kila kipande, 16bit Data Bit Data Bid SPI Flash: Kipande kimoja cha 128MBITQSPIFLASH, ambacho kinaweza kutumika kwa faili za usanidi wa FPGA na uhifadhi wa data ya mtumiaji Viwango vya kiolesura cha Benki ya FPGA: 1.8V inayoweza kubadilishwa, 2.5V, 3.3V Ikiwa unahitaji kuchukua nafasi ya ngazi, unahitaji tu kuchukua nafasi ya nafasi inayofanana ya bead ya magnetic ili kufikia marekebisho. Ugavi wa nguvu wa bodi ya msingi: 5V-12V mbalimbali ya usambazaji wa umeme EEPROM; M24C02-WMN6TP inategemea kifaa cha basi cha I2C. Kufuatia njia ya kuanzia ya bodi ya msingi ya itifaki ya mstari wa pili: inasaidia njia mbili za kuanza, ambazo ni JTAG, viunganishi vya QSPI Flash. Mlango uliopanuliwa, 120pin, Panasonic AXK5A2137yg MP5700 kiolesura cha sahani ya chini cha SFP: moduli 2 za macho zinaweza kufikia mawasiliano ya nyuzi za macho zenye kasi ya juu, hadi saa ya bati ya chini ya 6GB/s: 1 200MHz saa ya marejeleo iliyounganishwa kwenye ubao wa msingi MRCC mguu wa bomba la saa, 1 125MHz Mirija ya saa ya GTX bati ya chini ya saa iliyounganishwa kwenye ubao wa msingi ni mlango wa upanuzi wa pini 40: hifadhi nafasi ya kawaida ya 2.54mm 40 -shot lango la upanuzi, ambalo hutumika kuunganisha moduli ya muundo wa mteja mwenyewe. Saa ya bodi ya Essence Core: kuna vyanzo vingi vya saa kwenye ubao. Hizi ni pamoja na saa ya mfumo wa 200MHz, saa ya GTX 125MHz, na saa ya EMCCLK ya 66MHz. Mlango wa JTAG: mishororo 10 ya mlango wa kawaida wa JTAG wa 2.54mm, kwa ajili ya kupakua na kurekebisha taa za LED za programu za FPGA: jumla ya taa 6 nyekundu za LED kwenye ubao wa msingi, ikionyesha usambazaji wa nishati ya kadi ya ubao, taa 4 za viashiria na futi za mirija ya FPGA IO. moja kwa moja kushikamana moja kwa moja Ufunguo: 4 funguo. 4 funguo. Ni vitufe vya kuweka upya FPGA, funguo za Program_b na vitufe viwili vya mtumiaji